次世代メモリモジュール規格で激突するIntelとAMD(PC Watch)

http://pc.watch.impress.co.jp/docs/2003/0729/kaigai007.htm
DIMMモジュールにHUBを積んで、メモリ出力をバッファリングして、ドライブ能力を稼ごう、ということのようです(ざっくりまとめすぎ)。現状のDIMMでは、メモリモジュール毎にData busを駆動していたのが、HUBをつけることによって、DRAMメーカーはHUBまでの出力負荷を考慮すれば良いということになり、アクセスタイム的(配線遅延)にも有利になるという効果をねらっているものと思われます。
ただ、単純にHUBをかますだけではもったいない、HUBの設計次第では逆に遅延の原因になりかねない(ゲート遅延)ということで、HUBである程度信号を束ねてBus幅を絞り込み、高クロックでマルチレベルな信号を生成して、それをメモリコントローラーと接続してしまおうという方向になりそうだと言うことですね。
後藤さんも指摘しておられるとおり、まんまXDR DRAMですね、これ。コントローラーがDRAMの中にあるか外にあるかの違いだけですね。
いずれの方法にせよ、現状と比較してレイテンシは向上する方向には行かないわけで…これをうまくみえなくするようなアーキテクチャの構築が必要不可欠かと思われます。